Descrizione
In questo secondo volume del testo "Architettura dei Calcolatori", dal titolo specifico "Struttura hardware del Processore PC, dei Bus, della Memoria e delle Interfacce, e Gestione dell'I/O", viene descritta l'architettura di un calcolatore basato sul processore PC (descritto nel Volume I), utilizzando il controllore APIC, il bus PCI e il meccanismo di bus-mastering. Vengono descritte le tipiche interfacce di I/O, sia a byte che a blocchi. Vengono infine illustrate le attuali tecniche di organizzazione interna di un processore. È stato appositamente sviluppato un pacchetto software per effettuare esercizi di I/O, disponibile al sito internet: ing.unipi/LibroCaIcolatori Le interfacce trattate vengono gestite sia a controllo di programma che attraverso il meccanismo di interruzione e, per quelle a disco, anche mediante accesso diretto alla memoria tramite il bus mastering PCI.
| Editore: | Pisa University Press |
| Collana: | Didattica e Ricerca. Manuali |
| Codice EAN: | 9788867410811 |
| Anno edizione: | 2013 |
| Anno pubblicazione: | 2013 |
| Dati: | 232 p., brossura |





